Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-051093

(43) Date of publication of application: 05.03.1987

(51)Int.CI.

G11C 11/34

(21)Application number : **60-189502**

(71)Applicant: HITACHI LTD

(22)Date of filing:

30.08.1985

(72)Inventor: SHINODA KOJI


ISHIHARA MASAMICHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To obtain both functions of a static column mode and a page mode by providing a function for directly transmitting an address signal supplied to an address buffer and a latch function for holding the address signal synchronously with the edge of a control signal.

CONSTITUTION: A column address buffer C-ADB realizes three types of continuous access modes. Therefore, it is operated by a timing signal ce formed based on a chip selecting signal CE and provided with a function for directly transmitting as it is the address signals AY0WAYn of a column system consisting of n+1 bits supplied from an external terminal, a latch function for holding the address signals AY0WAYn synchronously with the edge of an internal control signal cs and a multiple



with the edge of an internal control signal cs and a multiplexer function for receiving an address signal formed by an address counter circuit ADC.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Şearching PAJ Page 2 of 2

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

① 特許出願公額

® 公開特許公報(A)

昭62-51093

@Int_CI_4

識別記号

广内整理番号

每公開 昭和82年(1987)3月5日

G 11 C 11/34

101

8522-5B

器査請求 未請求 発明の数 1 (全9页)

◎発明の名称 半導体記憶装置

⊕特 願 昭60-189502

参出 頤 昭60(1985)8月30日

70 発明者 篠田

孝 司

青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ンタ内

⑫発 明 者 石 原

政道

青梅市今井2326番地 株式会社日立製作所デバイス開発セ

ンタ内

②出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

明 箱 害

発明の名称 単線体配修装置

幹許請求の範囲

- 1. 外部幽子から供給されるアドレス値号をそのまま伝える機関と、外部幽子から供給される所定の制御信号のエッジに同期して外部幽子から供給されるフドレス信号を保持するラッチ機能を備えたアドレスパッファを含むことを特徴とする必導体配達装置。
- 2. 上記アドシスパッファは、カラム系のアドレス信号であることを特徴とする特許請求の範囲第 1. 項配職の半導体記憶遊躍。
- 3. 上記アドレスバッファは、兵部端子から供給される所定の関係信号の組み合わせにより、その動作モードが指示され、外部端子から供給されるアドレス信号が訪別能とされ、所定の制御信号に従って歩端動作を行うアドレスカウンタ回路により形成されるアドレス信号とを選択的に伝えるマルチアレクサ級能を持つものであることを特徴とする

特許請求の範囲第1又は第8項記載の半導体記憶 装置。

発明の辞相な説明

(技術分野)

この発明は、半導体記憶装置に関するもので、 例えば、周辺回路がスタティック型回路により構成されたダイナミック型RAM(ランダム・アクセス・メモリ)に利用して有効な技術に関するものである。

(背景技術)

グイナミック型RAMにおける連続アクセス動作として、ロウ系選択国路により1つのワードはを選択状態にしておいて、カラムアドレスススで同期してカラム系のではよっては同期してかったがの技えをいってがある。 日本変化させてデータ線を次々に切り換えるといいまってはいってはいかがあれたメモリードはにはいたがありませんがあれた。 したページをトと、カラム系通形国際を選択状態によっク型国路により構成し、ワードはを選択があるススポートによっている。 タ線を吹ゃに切り換えることによって、上記ワード線に結合されたメモリセルの連続的な読み出し / 否を込み動作を行うようにした、いわゆるスタ ティックカラムモードとが公知である。

前者のページモードは、カラムアドレスストロ - ブ信号をクロックとして外部蝸子から供給され るアドレス信号の取り込みを行うので、比較的高 逸に遠続アクセスが可能になる反順、外部端子が らクロック信号を供給する必要がある。模質のカ ラムスタティックモードは、カラム系のアドレス 信号の変化させるのみで連続アクセスが可能にな る反面、外部端子から供給されるアドレス信号の スキュー(アドレス信号の変化タイミング差)に よってその動作選定が比較的遅くなる。すなわち、 多ピットからなるアドレス信号のうちの最も遅く 変化するアドレス信号を待ってカラム選択動作が 行われることになる。このように、阿者には、そ れぞれ一畏一短があり、逆来のダイナミック型R AMは、上記いずれかの機能を持つようにされる ものである.

を領えたアドレスバッファを用いて、ページモードとスクティックカラムモードの弱機能を実現するものである。また、アドレスバッファにマルチブレクサ機能を持たせて外部端子からのアドレス信号と内部で形成されたアドレス信号とを選択的に受け付けるようにし、これらを外部関係型では、のして上記内部アドレス信号による連続アクセスも行えるようにするものである。

(実施例)

第1図には、この発明の一実施例のダイナミック型RAMのブロック図が示されている。同盟のダイナミック型RAMは、特に制限されないが、8ビットの単位でアクセスするダイナミック型RAMであり、公知の半導体集積回路の製造技術によって、単結晶シリコンのような半導体基板上において形成される。

この逸銘側では、特に制限されないが、メモリアレイは、M-ARYI、M-ARY2のように左右2つに分けて配置されている。各メモリアレイM-ARY1、M-ARY2において、8本の

なお、上記連続アクセス機能を備えたダイナミック型RAMに関しては、例えば日路マグロウヒル社1983年7月18日付の雑誌「日経エレクトロニタス」第169度ないし193頁、細日立線作所昭和58年9月発行「日立1 Cメモリデータブック」参照)。

(発明の目的)

この発明の目的は、動作の多級根化と高退動作化を図ったダイナミック型RAMを遊供することにある。

この処別の前記ならびにその他の目的と新規な 特徴は、この明細書の記述および添付郷値から明 らかになるであろう。

(強弱の無数)

本軸において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。 すなわち、外部過子から供給されるアドレス信号 をそのまま伝える機能と、外部過子から供給され る所定の制御信号のエッジに問期して外部過子か ら供給されるアドレス億号を保持するラッチ機能

相補データ線対が一組とされ、同國においては経 方向に向かうよう形成されている。すなわち、メ モリアレイを8プロック(マット)に分けて構成 するのではなく、8ピットのデータ線、同一心ノ モリアレイ内の正いに胸合う8本の相補データ娘 対に対して、1つのアドレスが割り当てられ、潤 図では横方向に関に配置される。このようにする ことによって、メモリアレイ及びその周辺回路の 簡素化を図ることができる。上記メモリアレイM - ARY1、M-ARY2にマトリックス配配さ れるメモリセルは、情報配修用のキャパシタとア ドレス選択用のMOSFBTとからなる1MOS 型のダイナミック型メモリセルが用いられる。こ のメモリセルのアドレス選択頃のMOSPETの ゲートは、ワード線に結合され、そのドレイン(ソース)は、データ線に紡合される。

ロウ系アドレス選択線(ウード線)は、上記各メモリアレイMーARY1、MーARY2に対して 左右の横方向に向かうよう形成され、同図では 銀方向に関に配蔵される。

センスアンプSA1、SA2は、上配メモリアレイの相補データ線別の微少線み出し電圧を受け、 そのタイミング信号もpaにより動作状態とされ上 配読み出し電圧に従って相補データ線対モハイレ ベルノロウレベルに増幅するものである。

ロウアドレスバッツァR-ADBは、チップ遊択信号でEに基づいて形成されたタイミング信号
ceによう動作状態にされ、外部帽子から扱給されるm・l ビットからなるロウ茶のアドレス信号
A X O ~A X mを受け、内部相補アドレス信号。
0 ~a m, a 0~a mを形成して、ロウアドレス
デコーダR-DCRへ送出する。なお、以扱の説
明及び図面においては、一対の内部相様アドレス

信号、例えば a 0 · a 0 を内部相様アドレス信号 a 0 と表すことにする。したがって、上記内部相様アドレス信号 a 0 ~ a m は、内部相様アドレス信号 a 0 ~ a m は、内部相様アドレス信号 a 0 ~ a m に使って 1 本のワード線をリード線選択タイミング信号 a x に同期して選択する。

カラムアドレスパッファC・ADBにより形成された内部相補アドレス信号 a i ~ a a , a g ~ a n t 、カラムデコーダC - D C R に伝えられる。カラムデコーダC - D C R は、その動作がデータ被選択タイミング信号をリコードしてデータ被選択タイミング信号をリンに同期して8本からなるデータ練の選択動作を行う。

カラムスイッチC-SW1、C-SW2は、上記データ線の遊訳像号を受け、上記8対の削揚データ線を対応する8対の共進相補データ線と接続する。なお、同盟では、例示的に示された上記相補データ線対及び共通相補データ線対は、1本の線により実現している。

人出力圏略 1 / 0 は、統み出しのためのデータ 出力パッファと、雪込みのためのデータ入力パッ ファとにより様似される。上記データ出力パッファは、読み出し時に動作状態にされ、動作状態に された一方のメインアンプMA1又はMA2の出力信号を増加して外部端子D9~D?へ送出する。また、上記データ入力バッファは、審込み動作の時に動作状態にされ、外部端子D9~D7から供給される書込み信号を上記共通相補データ線対CD1又はCD2に供給する。なお、同図ではこの書込み系の借号経路が留路されている。上記データ出力バッファは、ドライステート出力機能を持ち、それが非動作状態におかれるとき、その出力をハイインピーダンス(又はフローティング)状態にさせる。

特に制限されないが、自動リフレッシュ国路RBFCは、フレッシュアドレスカウンタ、ダイマー等を含んでおり、外部端子から供給されたリフレッシュ信号REFをロウレベルにすることにより起動される。すなわら、内部チップィネーブル信号 con がハイレベルとされた走進択(保持)状態において、リフレッシュ信号RBFをロウレベ

ルにすると自動リフレッシュ国路REFCは、図示しない制御信号によってロウアドレスバッフサを切り開発を設けられたマルチドレスの登れた設けられたマルチドレスカウンシュアドレスのではより形成されてリフレッシュアドレスのではない。サート Pを口つにはいいないのである。とか、アンスのではいいないのである。

類を図には、上記カラムアドレスパッファ CーADBとアドレスカウンタ 画路 AD Cの一実施例の回路図が示されている。同図において、 P チャンネルMOSFBTは、そのチャンネル部分に直線が付加されることにより、 N チャンネル MOS F B T と区別される。

周密には、代景として1ピット分のアドレスバ

ッファの単位回路が示されている。外部幽子AY nから供給されるアドレス信号は、内部チップイ ネーブル信号ceによって瞬間されるナンド (N AND)ゲート回路GIを介してマルチプレクサ 囮路を構成する一方の入力調子であるPチャンネ ルMOSFETQ2とNチャンネルMOSFET Q3のゲートに供給される。上記アチャンネルM OSPETQ2のソースと意識地圧Vccとの間に は、反転の制御信号でaを受けるアチャンネルM ひSFETGLが設けられ、NチャンネルMOS FETQ3のソースと固路の後地域位点との間に は、制御情号でもを受けるNチャンネルMOSF 且TQ4が設けられている。なお、上紀外部嫡子 から供給されるアドレス循母AYnと内部チップ イネーブル信号とを受けるCMOSナンドゲート 風路に、上記劉錫信号cs, csを受けるスイッ チMOSPRTQ1、Q4を付加することにより、 両回路をよつの回路としてほ成するものであって もよい。

上記マルチプレクサ質路の協方の入力過子であ

る?チャンネルMOSPSTQ6とNチャンネルMOSPUTQ7のゲートには、アドレスカウンク国路ADCの対応された出力信号an'が決給される。これらのMOSFETQ6、Q?にも上記同様なPチャンネルMOSFETQ5とNチャンネルMOSFETQ5、Q8のゲートは、上記MOSFETQ1、Q4のゲートと交差接続されることによって、上記刷御信号cs、 a* が交換して供給される。

上記2つの回路の出力端子は共適校税され、ラッチ返路を構成する人力回路としてのCMOSインパータ回路 IV1の人力協子に接続される。このインパータ回路 IV1の出力には、クロックは号ッcmにより動作に活った。上記インパータ回路 IV2の出力場子には、CMOSインパータ回路 IV2の出力場子にはえられる。このインパータ回路 IV2の引力に付は、クロックドインパータ回路 IV3を介してその入力に帰避される。このクロックドインパー

特開昭 G2-51093(5)

夕陌路 I V 3 は、上記クロック信号のcsの反転借 号によって動作状態にされる。上記クロックドイ ンペータ四路 I V 1 ~ I V 3 によるラッチ回路 I V 1 ~ I V 3 によるラッチ回路は その動作モードに応じてクロックドシリアル信号 C S がロウレベルからハイレベルに変化があるタイ ミングで、上記マルチプレクサインパータ回路 の取り込み動作と、クロックドインパータ回路 V 1 が動作状態にされることによるスタ チィック調路としての動作を行う。

上記ラッチ卸路を構成するCMOSインバータ 関路 IV 4の入力機子に供給され、このインバータ 即路 IV 4の出力機子に供給され、このインバータ 即路 IV 4の出力増子から、反転内部アドレス倍 号 IV 6の出力増子から、反転内部アドレス倍 の出力信号は、CMOSインバータ関路 IV 5の 入力増子に供給され、このインバータ 同路 IV 5 の出力網子が表現をの内部アドレス信号 a Iが 送出される。

アドレスカウンタ回路ADCは、縦列形態にさ れたフリップフロップ国路FFB~FFSと、モ れぞれのフリップフロップ画路FF0~FFnの セット入力にテンドゲート回路G0~Gnを介し てアドレスパッファじーADBの内部アドレス信 母a0~anがそれぞれ供給される。これらのゲ - ト回路G O ~ G n は、後述するように、内邸ア ドレス個号による高速速波動作モードにされた時 に発生される I ショットパルス p ca'によりゲー トを聞き、上記外部選子から供給されたアドレス 信号と対応したアドレス信号が初期値として各フ リップフロップ国路EFO~FFnに取り込まれ る。また、初段のフリップフロップ四路FFSの 計数入力には、クロックドシリアル信号CSに基 づいて形成された内部信号cュのエッジ、例えば ハイレベルからロウレベルへの立ち下がり時にそ の計数動作を行う。フリップフロップ到路PPO のキャリー信号は、次段FF1の計数入力に供給 される。これによって、パイナリーカウンタ動作 が行われる。

次に、第3週ないし第5回にに示した各タイミンが図を参照して、上記アドレスパッファ C-A D B とアドレスカウンタ 回路 A D C の遺訳的な動作により実現される3種類の速観アクセスモードを提明する。

第3圏には、スタティックカラムモードによる 設み出し動作を説明するためのタイミング圏が示 されている。

チップイネーブル信号でEがハイレベルからロックドンリアル信号でSがハイレベルなら、外のは得けてSがハイレベルなら、外のは存っているのではなるアドレス信号Aとのスティックテンリでは、上記までしたマッツでは、上記まではでは、からは、ハイレベルのまでにではなっている。ことによって、第2図に示したマルでしたのはの間でされる。この結果、P・アンマルMOSFETの1といチャンネルMOSFETの1といチャンネルMOSFETの1といチャンネルMOSFETの1といチャンネルMOSFETの1といチャンネルMOSFETの1といチャンネルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1といチャンスルMOSFETの1というにはいるにはいるというにはいる。

クサ回路は外部網子銀の国路が動作状態にされる。 上記チップイネーブル信号でのロウレベルには子から供給されるアドレス信号AYOでは、外部はは、 それに対応されたナンドゲート国路では上記でルチブンクテロを通り、マリークの内部では、クロックには、ののは、ののでは、ののでは、ののでは、ののでは、がいる。このには、クロックには、からには、からには、カーンパーク回路 IV I Sが非いた。 がは、 がらいのには、 がらいる。この結果、 ラッチ 回路は、 その動作を行うれる。この結果、 ラッチ 回路としての動作を行うれる。この結果、 ラッチ 回路としての動作を行うれる。このはなる、

したがって、外部端子から供給されるロウ糸のアドレス信号AXとカラム系のアドレス信号AYとなり、メモリセルの選択動作が行われる。例えば、図示しないが、ライトイネーブル信号WEがハイレベルの終み出し動作の時、出力イネーブル信号OBがロウレベルにされると、選択されたノ

特開昭 62-51093(6)

モリセルの配便情報Dout が外部組子りへ送出さ れる。上記状態において、カラム系のアドレス信 号AY(AYり~AYn)を仮化させると、上記 アドレスパッファC~ADBがこれに応答して内 部アドレス信号を変化させる。これにより、カラ ムヂコーガモーDCRI又はC・DCR2がそれ を解読してカラムスイッチ同路の切り換えが行わ れ、その態度切り換えられた人やリアレイの相補 データ碑の信号が外部端子りへ送出される。以上 がスタチィックカラムモードでの読み出し動作で ある。このスタティックカラムモードでは、任意 のクイミングでのアドレス切り換えによる速続で クセスが可能にされる。なお、香込み動作の場合 には、上配アドレス間号AYの変化に関朝して外 部世子Dへ客込み信号Diaを供給することによっ て、連続的な客込み動作が実行される。

第4図には、ページモードによる読み出し動作を説明するためのタイミング図が示されている。 ——

上記同様に、チップイネーブル很号CBがハイ レベルからロウレベルに変化するタイミングにお

いて、クロックドシリアルは写CSがハイレベル なら、弁部蝎子から供給されるアドレス信号AY 0~AYnによる返聴アクセスモードとされる。 上記クロックドシリアル信号じるは、益初のしゅ イクル削削においてハイレベルの皮まに維持され る。これにより、上記スタティックカラムモード と関様に、最初の8ピット分の読み出し動作が行 われる。ページモードでは、高速アクセスを実現 するため、カラム系のアドレス切り換えをクロッ ク信号により問節して行う。この実施例では、上 記クロックドシリアル信号CSが上記アドレス切 り投えのためのクロック信号として使用される。 ずなわち、クロックドシリアル信号CSをロッレ ベルにすると、ラッチ囮路の入力インパータ図路 I V I が非動作状態に、揺運用インパータ凹路 I V3が動作状態にされる。これにより、外部猶予 から供給されるアドレス信号AYが無効にされ、 前に取り込んだアドレス信号を一旦保护する。次 に、クロックドシリアル倍号は3をロカレベルか らハイレベルに変化させると、このタイミングに

おいて、一時的に入力用インパータ回路(Viが 動作状態に、頑選用インパータ園路「V3が非動 作状態にされる。この結果、上記クロックドシリ アルは号CSのハイレベルへの立ち上がりエッジ において、外部磁子から供給されたアドレス信号 AY(AY0~AYn)の取り込みと深揆が行わ れ、このラッチ節路の出力値号により内部アドレ ス信号が形成される。このようなタイミング位号 による外部アドレス信号の取る込み方式により、 アドレス信号のスキューを考慮することなく、崔 ちにカラム切り換えを行うことができるので、高 速な連続アクセス(ページモード)を変現できる ものである。なお、審込み助作の場合には、上記 クロックドシリアル信号CSと同期して外部端子 Dへ普込み彼号 Diaを供給することによって、逆 被的な普込み動作が異行される。

第5図には、高速シリアルモード (拡張ニブルモード) による読み出し動作を説明するためのタイミング図が示されている。

チップイネーブル信号CGがハイレベルからロ

上記クロックドシリアル信号でSのロウレベルにより、マルチプレクサ緑路の制御信号csがロウレベルに、csがハイレベルにされる結果、Pサ+ンネルMOSFETQ5とNチ+ンネルMOSFETQ5とNチ+ンネルMOSFETQ5 とNチャンネルMOSFETQ5 がオン状態になり、マルチプレクサ 四峰はアドレスカウンタ過路人口C側の回路が動

作状態にされる。これにより、上配取り込まれた アドレス信号AYに対応された内部アドレス信号 an' 等がラッチ回路に伝えられる。そして、砂 に製限されないが、クロックドシリアル信号CS がハイレベルにされたタイミングにおいて、カラ **ム系の選択動作が開始される。上記クロックドシ** リアル信号CSのハイレベルへの立ち上がりにお いて、前記ページモードと同様に、ラッチ回路の 入力用インパータ限路しVしが一時的に動作状態 に、帰還用インバータ回路しV3が非動作状態に される。これにより、上記初期他アドレス信号に 対応されたアドレス信号 an' 等のの取り込みと 保持が行われ、このラッチ國路の出力信号により 内部アドレス個号が形成される。このカラムデコ ーが弱路C~DCRI又はC-DCR2は、この アドレス信号を解説してデータ線選択信号を形成 するので、既に取り込まれているロウ系のアドレ ス信号AXに従って選ばれているワード根に貼合 されたメモリセルのうち、上記アドレス信号車の ' 符により選択されたデータ線に結合されたメモ

リセルからの記憶情報が外部蝎子Dへ送山される。 上記クロックドシリアル債号CSをロウレベルに 度化させると、アドレスカウンタ回路ADCの計 放動作が行われ、その迅速されたアドレス信号が、 上配クロックドシリアル値号CSのロウレベルに よって削御限号ともがロウレベルに、こまがハイ レベルにされるため、上紀祠様にラッチ国路の入 方に伝えられる。クロックドシリアル信号CSを ロウレベルからハイレベルに変化させると、この タイモングにおいて、ラッチ図路が上記趣准され たアドレス宿母の取り込み保持を行うため、カラ **ム系の内部アドレス係号が変化される。これに応** じてカラム切り換え動作が行われ、連続額み出し 動作が行われる。この高速シリアルモードでは、 前配のように外部端子からアドレス活号を供給す るスタティックカラムモードのようにアドレス信 号のスキューを考慮する必要が無いから、その分 高速アクセス関作を行うことができる。なお、書 込み動作のときには、上記クロックドシリアルほ 身に同期して外間端子Dへ普込み信号 Dieを供給

すればよい.

(効 果)

(1) アドレスパッファに外部婦子から供給されるアドレスパッファに外部婦子から供給される所定の制御信号のエッジに同期もした。 外部婦子から供給されるアドレス信号を保持する ラッチ機能を設けることにより、スタティック ラッチ機能を設けることにより、スタティック ラムモードのような非同期でのアドレス切りは による連続アクセスモードと のはを併せでつ半さ 体配修領電を得ることができるという如果が得られる。

倒アドレスパッファにマルチプレクサ製能を付加することにより、外部総子からのアドレス信号と 内部で形成されたアドレス信号とを選択的に受け付けるようにし、これらを外部副御嫡子で側御することにより、アドレス信号のスキューを考慮することなく、高速にメモリセルの連続アクセスを行うことができるという効果が得られる。 図上記(I)及び/又は図により、2ないし3値類の 連航アクセスモードの印から、そのシステム又は その時々の動作形態に応じて最も適切な連続アク セスモードを選ぶことができるという効果が得ら れる。

以上本名明者によってなされた発明を突逸的に 基づき其体的に説明したか、この発明は上紀実施 例に限定されるものではなく、その要音を透騰し ない範囲で極々変更可能であることはいうまでも ない。例えば、クロックドンリアル保持でSは、 動作モードを指示する制御信号と、クロックに受から構成されてもよい。また、アドレスバッファ に設けられるマルチブレクサ回路及びッチ回路と、 アドレスカウンタ四路の具体的回路は、種々の実 能形態を採ることができるものである。

さらに、外部アドレス信号は、共通の外部増子からロウアドレスストローブ信号RASとカラムアドレスストローブ信号CASにより時系列的に供給するものとしてもよい。この場合、カラムアドレスストローブ信号CASに基づいて上記アド

特開昭62-51093(名)

レスパッファに載けられるラッチ回路に供給されるクロック信号を移成するものとすればよく、上 記面速シリアル動作モードとページモードとを区 別するための割却信号を追加すればよい。

(利用分野)

この発明は、少なくともカラム系選択回路がスタティック型回路により構成されるダイナミック型RAMの低、スタティック型RAM等にも同様に利用することができるものである。

懲面の循単な説明

第1型は、この効明に係るダイナミック型RA Mの一変施術を示す内部構成プロック図、

弟2図は、そのアドレスパッファとアドレスパッファの一実送例を示す回路図、

第3図は、その動作の1つであるスタティック カラムモードを説明するためのタイミング図、


第4図は、その動作の他の1つであるページモードを説明するためのタイミング図、


第5回は、その動作の異に他の1つである底速シリアルゼードを検明するためのタイミング図で

ある.


M-ARY1、M-ARY2・・メモリアレイ、SA1、SA2・・センスアンで、R-ADB・・ロウアドレスパッファ、C-SW1、C-SW2・・カラムスイッチ、C-ADB・・カラムアドレスパッファ、R-DCR・・ロウアドレスデコーダ、C-DCR1、C-DCR2・・カラムアドレスデコーダ、MA1、MA2・・メインアンで、TG・・内部側部信号発生回路、ATG・・アドレス信号変化検出回路、「ノO・・入出力回路、ADC・・アドレスカウンタ回路、REPC・・自動リフレッシュ回路


代理人介理士 小川 胁拐





特別昭62-51093(9)





【公報程別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成5年(1993)9月10日

【公開香号】特開昭62-51093 【公開日】昭和62年(1987)3月5日 【年通号数】公開待許公報62-511 【出願香号】特願昭60-189502 【国際特許分類第5版】 G1C 11/401 【FI】

G11C 11/34 362 C 8320-5L

手 称 初 正 世(自動)

平成 4年 8 月 日

经自负电路

事件の表示

昭初 60 年 特許限 鄭 189502号

雅明の名称

半海体的垃圾混

横正をする台

事件との関係 特許出願人

名 称 (510) 株式会社 日立 製 作 蔚

代 現 人

厨 戶 100 東京都千代田区丸の内一丁目5番1号 株式会社日立製作所内

電話 東京 \$212-11(1 (大代表)

氏 名 (8850) 弁巫士 水 川 脇 房(*)

碘正の対象

明伽書の特許請求の範囲の顕

構正の内容

1. 特許請求の範囲を別板のとおり矯正する。

别既

特許副永の韓田

1. <u>類数の外部制御信号と、アドレス信号と</u>
が供給される外部制御信号を形成するための内部制御信号発生回路と、アドレスパッファと、
アドレスカウンタ回路と、メモリアレイと、
センスアンプと、入出力回路とを有する半導
体温鏡表面であって、上記アドレスカウンタ回路は上記外部相子から供給されるアドレス を回路は上記外部相子から供給されるアドレスカウンタに号を開放値として取り込み、所定の制御組号を行ない、内部アドレス信号を発生させるとともに、上記外部端子から供給されるアドレス信号と上記内部アドレス信号を発生させるとともに、上記外部端子から供給されるアドレス信号と上記内部アドレス信号を発生させるとともに、上記外部端子から供給されるアドレス信号と上記内部アドレス信号とを選択的に伝えるマルチブレクサ機能を持つものであることを特徴とする半導体記数機能。

2. 上記アドレスパッファは、カラム系のア

ドレス値号であることを6分割とする物計水の範囲第1項記載の学導体記憶装置。

3. 上記アドレスバッファは、上記外部制御 信号の組合せによりその動作モードが指示されることを教像とする特許当本の範囲第1項 記載の子単体記録表面。

代型人 杂選士 小川 野 豊